LFENCE在AMD处理器上是否具有序列化功能？
在最近的Intel ISA文档中，lfence指令被定义为序列化指令流（防止它跨越乱序执行）。特别地，在描述该指令时包括了以下内容： lfence不会执行，直到所有先前的指令都已本地完成，且在lfence完成之前没有后续指令开始执行。 请注意，这适用于所有指令，而不仅仅是内存加载指令，...
C++中的内存屏障有哪些例子？
我发现 C++11 互斥锁不是 void lock() volatile。编译器如何知道哪些函数是内存屏障，哪些不是？即使它们不是 volatile，所有函数都是屏障吗？有些不太常见的内存屏障是什么？每个人都应该知道哪些内存屏障？
x86上的竞态条件问题
能否有人解释一下这个语句：shared variables x = 0, y = 0 Core 1 Core 2 x = 1; y = 1; r1 = y; r2 = x; 在x86处理器上，怎么可能同时使r1 == 0和r2 == 0呢？ 来源：Bart...
内存屏障是否确保缓存一致性已完成？
说我有两个线程在操作全局变量 x。每个线程（或者每个核心）都会拥有 x 的缓存副本。 现在假设 线程A 执行以下指令：set x to 5 some other instruction 现在当执行set x to 5时，x的缓存值将被设置为5，这将导致缓存一致性协议起作用，并使用x的新值更新...
流行的“易失性轮询标志”模式是否存在问题？
假设我想在线程之间使用布尔状态标志进行协作取消。 （我意识到最好使用CancellationTokenSource; 这不是这个问题的重点。） private volatile bool _stopping; public void Start() { var thread = n...
在x86架构中，如何使用MOV实现release-and-acquire（释放-获取）？
这个问题是对以下内容的跟进/澄清： MOV x86指令是否实现了C++11的memory_order_release原子存储？ 这表明MOV汇编指令足以在x86上执行acquire-release语义。我们不需要LOCK、栅栏或xchg等。然而，我很难理解这是如何工作的。 英特尔文档Vo...
CPU中的依赖负载重新排序
我一直在阅读Paul E. McKenney撰写的非常流行的文章《内存屏障：软件黑客的硬件视角》（Memory Barriers: A Hardware View For Software Hackers）。 这篇论文强调的其中一点是，像Alpha这样非常弱有序的处理器可以重新排序依赖加载，...
如何理解读内存屏障和volatile？
有些语言提供了volatile修饰符，它被描述为在读取支持变量的内存之前执行"读内存屏障"。 读内存屏障通常被描述为确保CPU在执行屏障之前已经执行了所请求的读取操作，然后才执行屏障之后请求的读取操作。然而，使用这个定义，似乎仍然可能读取到旧值。换句话说，在特定顺序下进行读取并不意味着必须查...
一个使用memory_order_relaxed的存储器是否可能永远不会被其他线程访问到？
假设我有一个线程A，它使用x.store(1, std::memory_order_relaxed);向atomic_int x = 0写入内容。没有任何其他同步方法，多长时间后其他线程可以使用x.load(std::memory_order_relaxed);看到它？根据当前C/C ++内存...
减少总线流量以进行缓存行失效处理
共享内存多处理系统通常需要为缓存一致性生成大量的流量。 核心A写入缓存。稍后，核心B可能会读取相同的内存位置。因此，即使核心A本来可以避免将数据写入主内存，但需要向核心B发送通知，告诉B如果它在缓存中持有该地址，则使其失效。 确切地说，何时需要执行此操作是个复杂的问题。不同的CPU架构具有不...