我在访问VHDL数组时遇到了以下问题:
假设我有一个大小不是2^n的数组,例如大小为6。 然后,如果我想使用3位宽度的索引(=ceil(log2(6)))访问此数组,很明显这个索引可以达到两个位置,7和8,超出了我正在访问的数组的大小。 Xilinx ISE在这种情况下会给我一个警告。
我该怎么办? 我的可能解决方案如下:
1.) 忽略警告。 希望综合器很聪明。
2.) 只使用大小为2^n的数组。 希望未使用的部分将被优化掉。
假设我有一个大小不是2^n的数组,例如大小为6。 然后,如果我想使用3位宽度的索引(=ceil(log2(6)))访问此数组,很明显这个索引可以达到两个位置,7和8,超出了我正在访问的数组的大小。 Xilinx ISE在这种情况下会给我一个警告。
我该怎么办? 我的可能解决方案如下:
1.) 忽略警告。 希望综合器很聪明。
2.) 只使用大小为2^n的数组。 希望未使用的部分将被优化掉。