我正在尝试在Verilog中创建一个多级比较器,但我无法想出如何在单个generate循环中增加多个genvar。我正在尝试以下操作:
genvar i,j;
//Level 1
generate
j=0;
for (i=0;i<128;i=i+1)
begin: level1Comp
assign ci1[i] = minw(tc[j],tc[j+1]);
j = j+2;
end
endgenerate
而且我得到了以下错误:
Error-[SE] Syntax error
Following verilog source has syntax error :
"encoder.v", 322: token is '='
j=0;
有人知道如何在同一个generate语句中递增多个genvar吗?或者至少获得相应的功能?