我想了解ARM核心(Cortex-A系列处理器)访问内存的顺序,从核心生成的虚拟地址到内存以及指令/数据从内存传输到核心。考虑到核心已经为某些数据/指令生成了虚拟地址,并且TLB缓存未命中,那么地址如何到达主存储器(如果我没有错的话是DRAM),数据如何通过L2和L1缓存传输到核心。
如果所需的数据/指令已经在L1缓存中,会发生什么?
如果所需的数据/指令已经在L2缓存中,会发生什么?
我对缓存和MMU通信感到困惑。
如果所需的数据/指令已经在L1缓存中,会发生什么?
如果所需的数据/指令已经在L2缓存中,会发生什么?
我对缓存和MMU通信感到困惑。