我听说锁存器和触发器的主要区别在于锁存器是异步的,而触发器是边缘触发的,这很有道理。但是当我查看它们的原理图时,它们似乎几乎相同。以下是一本书中一个D锁存器的设计,我可以理解。 但这是我在各种教程中找到的D型触发器原理图 正如我所说,它们在我的眼中看起来几乎相同,是什么导致它们工作不同,在原理图中有什么区别?
你发布的两张图片都不是人字拖,它们是以不同方式绘制的门控D触发器。这两个电路是相同的,并且基于SR锁存器。 下面是一个纯SR NOR锁存器,附带状态表和符号。 通过添加额外的逻辑,创建了一个D锁存器。 为了了解锁存器和触发器之间的区别,您需要了解它们是什么。“锁存器”根据定义是一种没有对外部反馈免疫力的存储器件。简单来说,锁存器是一个有两个稳定状态(也称双稳态多谐振器)“0”和“1”的反馈电路,可用于存储状态信息。锁存器由组合逻辑门创建。通常,锁存器是异步电平触发的;但是,有时需要时钟(CLK)才能触发锁存器,在这种情况下,锁存器被称为“同步锁存器”,与您的图片中显示的门控D锁存电路等效。“触发器”根据定义是主从配置中的两级锁存器。像锁存器一样,触发器是一个具有两个稳定状态(也称双稳态多谐振器)“0”和“1”的电路,可用于存储信息。通过将两个锁存器电路组合在一起形成一个更大的触发器电路来创建触发器。触发器在信号边缘上触发,通常是时钟信号。下面是一个由两个SR NAND锁存器电路组合而成的D型触发器的图片。 第一个锁存器被称为“主”,而第二个锁存器被称为“从”。数据(D)在时钟(C)上升沿锁存。
很难在文献中找到一致的术语,因为“flip-flop”和“latch”的使用方式随时间而变化。重要的考虑因素是输入如何允许改变输出。如果输入始终允许改变输出,则称该设备为“简单透明锁存器”(有些作者使用术语“电平触发型触发器”)。如果在控制信号(通常表示为E,但有时会混淆地标记为CLK)保持在特定电平(高或低)时,允许输入改变输出,则称该设备为“简单不透明锁存器”(有些作者使用术语“电平触发时钟触发器”)。如果仅在控制信号(用CLK表示)的上升沿或下降沿时允许输入改变输出,则称该设备为“触发器”(有些作者使用术语“边沿触发型触发器”)。所以,您可能无意中搜索了相同的设备。 从块级别的角度来看,D锁存器和D触发器是相同的,但在后者中,CLK信号是边沿触发的。 必须使用特殊电路来检测边缘(例如here或维基百科页面中的示例)。 由于这些电路通常在绘制时比较“笨重”,因此不幸的是经常被省略,导致翻转器和锁存器的“相同”原理图。 请注意,在翻转器的符号中,您会发现时钟引脚上有一个小的“鸟嘴”,表示边沿触发输入。