使用自动变量$^的Makefile规则，不需要依赖项。

Question

我从GNU Make手册中学到，符号$^是一个自动变量，它代表了所有前置条件的名称。然而，我遇到了这样一个makefile：

SVR_OBJECT_FILES =      server.o\
                        server_func.o

CLT_OBJECT_FILES =      client.o

CFLAGS =                -Wall -Werror -W


CC =                    gcc

all:                   client/client server/serveur

client/client:         $(CLT_OBJECT_FILES)

server/serveur:        $(SVR_OBJECT_FILES)

client/client server/serveur:
    @mkdir -p $(dir $@)
    $(CC) $(CFLAGS) $^ -o $@

%.o: %.c
    $(CC) -c $<

clean:
    rm -f client/client server/serveur *.o

现在看起来一切都很好，我的问题是： 当$^变量没有引用任何先决条件时，下面的命令如何将正确的目标文件链接起来。（该规则没有先决条件）

 $(CC) $(CFLAGS) $^ -o $@

- Jpaille

Answer 1

$^ 包含目标的所有先决条件，而不仅仅是在规则本身中提到的那些。同一文件在没有命令的规则中可以多次出现作为目标：

sometarget: dependency1
…
sometarget: dependency2
        assemble -o $@ $^
…
sometarget: dependency3

< p > sometarget 的依赖项是 dependency1、dependency2 和 dependency3，当通过 make sometarget 命令调用 assemble 命令时，它将接收这三个作为参数。

在这里，$^ 将包含所有的 $(CLT_OBJECT_FILES) 或 $(SRV_OBJECT_FILES)，具体取决于命令执行的目标是哪个。

- Gilles 'SO- stop being evil'